Интегрирано коло IR2110

Интегрираното коло IR 2110 произведено од International Rectifier е двигател за два транзистори на моќност MOS или IGBT кои работат на висок напон (до 500 V) и високи фреквенции на вклучување. Како можни апликации, може да се направат конвертори на напон, контролни кола за DC мотори, сецкалки со различни контролни варијанти. Возачот може да се користи и во инсталации каде што се спроведува контрола на PWM (модулација со временски пулс).

Во споредба со класичните шеми, со дискретни компоненти, за контрола на енергетските транзистори, колото IR 2110 нуди супериорни перформанси и капацитети (многу голема брзина на вклучување, мала дисипирана моќност, компактност, употреба на неколку дополнителни компоненти). Во режимот BOOSTRAP (видете ги апликациите подолу), колото може да работи при префрлување на фреквенциите од неколку Hz на стотици kHz.
За правилно користење, без над-теоретизирање, потребно е да се претстави внатрешната архитектура (блок-дијаграм) присутна на слика 1.

Колото се состои од два внатрешни канали, еден низок и друг висок (долниот и горниот дел), преку кој со преземање на логичките контролни сигнали (со нивоа компатибилни со TTL/CMOS) и нивно внатрешно процесирање, се добиваат контролни сигнали за двата енергетски транзистори, сигнали кои се применуваат директно на нивните мрежи. Двата енергетски транзистори можат да се контролираат независно. Во основа, излезите на колото (HO и LO) "ги следат" контролните влезови (HIN и LIN), земајќи ги предвид одложувањата што се случуваат (Слика 2 и 3).

Влезните сигнали (HIN и LIN) се логички сигнали со прагови на транзиција пропорционални на напонот на напојување на контролната логика (VDD = 3… 20 V) (види Табели 1-4). Следејќи го блок-дијаграмот, откриено е дека влезовите користат активирачи на Шмит (како тампони) со опсег за хистереза од 0,1 VDD со цел да се имунизираат од бучава и да се прифатат полека зголемени импулси. Времето на одложување на размножување е исто за двата канала, еднаквоста се постигнува со блокот за одложување (ДОСЛЕДУВАЕ) на LOW каналот, со типични вредности од 120 ns при спроводливоста на транзистор и 95 ns при неговото блокирање.

Двата излеза HO и LO може да се деактивираат (инхибирана контрола на транзисторот) со употреба на логички сигнал SD (исклучување), активен на логиката „1“ (види слика 2). Кога се враќате на овој логички сигнал „0“, првиот контролен пулс пристигна во HlN или LIN го ресетира RS флип-флопот на влезот и каналот повторно се активира. Оваа одлика помага во спроведување на заштита од прекумерна струја на транзистори (видете апликации).
Влезните сигнали HIN и LlN како и сигналот SHUTDOWN (SD) се поврзани со масата на контролната логика VSS (пин 13), а неговиот напон на напојување е VDD (пин 9).

LOW каналот има како референтен потенцијал (земја) терминал 2 означен COM. Неговото напојување се врши со напон на VCC (пин 3), а излезот на LO (пин 1) во однос на COM обезбедува контролен сигнал за транзистор со помала моќност.

ВИСОКИОТ канал се снабдува со напон VB (пин 6) во однос на VS (пин 5), што е изолирана основа. Контролниот напон на горната мрежа на транзистор се собира од терминалот 7 (HO) во однос на изолираната маса VS.

Нивоата за блокирање на нивоата (VDD/VCC LEVEL SHIFT) извршуваат „превод“ на контролните логички сигнали од влезот во сигналите со вредности засновани на VCC, поврзани со COM земјата. Ова се кола со висок имунитет на бучава, така што бучавата генерирана со вклучување на излезот на возачот не влијае на неговата контролна логика.

Кај MOS транзисторите, намалувањето на контролниот напон на мрежата под одредена вредност доведува до зголемување на RDS-ON отпорот, со ефект на дисипирање на големи моќности од нивна страна. За да ги избегнете, блоковите UVDETECT (детектор под напон) откриваат пад на напон под прагот од 8,6/8,2 V и ја инхибираат контролата на транзисторите.

Особеност на интегрираното коло е неговата употреба во режимот BOOSTRAP (економичен режим). Во суштина, ВИСОКИОТ канал не се испорачува одделно со изолиран извор на напон, туку преку врска за подигање (видете Апликации). Кондензаторот CBOOT е споен помеѓу VB и VS. Додека горниот транзистор е блокиран, кондензаторот се полни од VCC преку диода. Потребно е да се осигура дека VS (терминал 5) е поврзан со земјата COM за време на ова полнење со отворање на долниот транзистор. Енергијата потребна за да се примени контролата на решетката на горниот транзистор за да се донесе во спроводливост, се зема од кондензаторот за подигање. Во случај на разни апликации, мора да се земе предвид дека заземјувањето на VS мора да се изврши во добро одредено време, со цел да се избегнат кратки кола.
Затоа, употребата со bootstrap врска не е секогаш можна, поради што HIGH каналот може да се напојува со изолиран извор на напон.

2. Параметри

Апсолутни максимални вредности (напоните се поврзани со COM) - Табела 1;
Препорачани услови за работа - Табела 2, слика 4 и слика 5.
Динамички електрични карактеристики (VSS = COM). Времињата се мерат во ns и се однесуваат на брановите форми на слика 3 - Табела 3.
Статички електрични карактеристики - Табела 4.
Значење на пиновите на капсулата - Слика 6.

3. Апликации

Следните апликации (слики 7, 8, 9, 10) претставуваат некои од можните употреби на интегралното коло, сите користејќи врска со подигање.

Во зависност од потребите на корисникот, може да се замени со изолиран извор на напон. Пресметката на капацитетот на CBOOT се прави на следниов начин:
- кога знаеме дека електричното оптоварување треба да се пренесе на решетката на транзисторот за неговото влегување во спроводливост:

-за подолг период на складирање при возење мора да биде:

каде IQBS е струјата апсорбирана од ВИСОКИОТ канал. Вредноста на CBOOT = 0,1uF опфаќа опсег на употреба до фреквенција од 5 kHz.

Диодата што се користи за полнење CBOOT мора да биде брза диода со низок паразитски капацитет при обратна спојка.

На слика 7 е прикажан конвертер на напон од типот Бак. Во зависност од фреквенцијата и факторот на полнење на сигналот што се применува на влезот 10 (HIN) на товарот на товарот, се добива прилагодлив напон од 0… 500 V.

На слика 8 има и конвертор на напон, но од типот НАПРЕД. Влезовите HIN и LIN се поврзани заедно. Се контролираат два транзистори за да се добие прилагодлив напон по оптоварување.

Слика 9 е едноставен дијаграм за контрола на трифазен мотор со употреба на IGBT транзистори. Контролата на енергетските транзистори се врши со тројца двигатели IR 2110. 6 влезни сигнали (HIN и LIN) мора да бидат во корелација едни со други според избраната контролна варијанта.

На слика 10 е прикажан погонскиот дијаграм на еднонасочен мотор. И тука мора да се избере контролна варијанта според која влезните сигнали се во корелација, контролирајќи ја брзината. НИСКИОТ излези на двата интегрирани контроли контролираат SENSE FET енергетски транзистор од кој се земаат тековните информации. Блокот АКТУЕЛНО СЕENУВАЕ е компаратор помеѓу фиксен напон и напон на отпорник поминат низ дел од струјата на одвод на транзисторите. Излезот на компараторот го активира влезот на SD кога двата напона ќе станат еднакви поради зголемувањето на струјата. Ова ја запира контролата врз транзисторите, заштитувајќи ги од прекумерна струја.

Библиографија:
*** Интернационален исправувач, белешки за апликација, плоча со податоци за плочки со MV-GATE возач на HV - IR-2110