UiMOR; Верзија 1 на моделот за намалување на контролата на верзијата UCM

Истражување на принципот:

Одделение за електротехника,

контролата

Универзитет во Калифорнија - Риверсајд

дипломирани студенти:

Хаи Ванг, Дуо Ли, Бојуан Јан

финансирање:

Ние ги цениме следниве агенции за финансирање за нивната дарежлива поддршка на овој проект.

· Национална фондација за наука, „КАРИЕРА: План за развој на кариера: моделирање на однесување, симулација и оптимизација на мешаниот систем во едно“, CCF-0448534 (CCF-0529754 и CCF-0731962, CCF -0830304 за Додатоци на REU) 6/1/2005-5/31/2011 година. ПИ: Шелдон Тан.

Опис на проектот

Намалувањето на комплексноста е да се намали комплексноста на колото за интерконекција, притоа одржувајќи ја точноста на оригиналните кола за да се стимулира процесот на верификација во фазата по поставувањето. Разликата помеѓу паразитската екстракција и симулацијата по распоредот е завршена со зголемување на бројот на паразитски компоненти (отпор, капацитет, самостојна и меѓусебна индуктивност) потребни за моделирање на физичката реалност на меѓусебните врски на кола, подлоги, пакувања (види слика 1). Намалувањето на комплексноста на кола станува незаменливо бидејќи комплексноста на нанометриските интегрални кола, особено неизбежните паразити за интерконекција, растат многу брзо (скоро експоненцијално). Ова се определува според барањата за набудување на пофини нивоа на физички ефекти за прецизно верифицирање на поинтензивни проблеми со дизајнот како што се бучава, интегритет на сигнал, вкрстено спојување, па дури и квантни ефекти како што напредуваат технологиите. под 100nm. Масивните екстракти од паразити можат значително да ги деградираат перформансите на алатките за симулација на ниво на SPICE денес. Прекумерното време на симулација доведува до долги времиња на дизајнирање и големи буџети за алатки за симулација.

Техниките за намалување на линеарните кола за интерконекција се опширно проучени во минатото и се предложени бројни техники. Постоечките техники, како што се методите засновани на совпаѓање на моментот, главно се користат за пресметување на одложувањата на интерконекцијата и звуците на спојувањето во дигиталните кола. Овие техники немаат точност за високите фреквентни опсези потребни за моделирање на аналогни, мешани и RF кола. Исто така, намалените модели во формати на матрици на кола не можат лесно да се трансформираат во формат на ниво на коло компатибилен со форматот SPICE на општо ниво на коло. Овие методи на намалување треба да се интегрираат со постојните алатки за анализа на синхронизација за да се пресметаат само доцнењето и бучавата на интерконекциите. Во моментов, големите компании ЕДА не нудат самостојни инструменти за намалување, иако има првични напори за решавање на овој пазар во развој.

stan/project/uimor/uimor_main_files/image001.png "/> Слика 1 Нови текови за верификација по распоредот

UiMOR е нова алатка за намалување на комплексноста на колото развиена од MSLAB на UC Riverside. UiMOR е алатка за намалување на комплексноста на колото. Може да постигне прецизно намалување за широк спектар на широкопојасни фреквенции, со занемарливо губење на точност и е погодно за модели на аналогни/мешани сигнали/меморија. Исто така, работи добро за традиционалните пресметки на доцнењето и бучавата во дигиталните кола.

UiMOR има за цел да го намали количеството на податоци во нет-листата; намалување на стапалото на меморијата. Како резултат, може да ја забрза симулацијата без да ја влоши точноста на симулацијата. UiMOR може да прифати интерконективни кола моделирани како RC/RLC кола и да произведува намалени RC/RLC кола во SPICE формат. Дизајнерите можат да го наведат саканиот опсег на фреквенција во кој намалените модели ќе бидат точни во „аналогниот“ модел за прецизно намалување.

UiMOR има неколку карактеристики и предности во однос на постојните техники на намалување:

  • Навистина техника за намалување на зачини и зачини и се компатибилни со зачини.
  • Тие совршено се вклопуваат во постојниот проток на верификација по распоредот.
  • Првата техника за намалување на широкопојасен интернет за дигитални, аналогни/мешани/RF модели.
  • Може да постигне 10-100X сооднос на намалување и високо ефикасен за RC-кола со многу мала загуба на прецизност.
  • Високо скалабилно и ефикасно за намалување на кола за интерконекција со милиони јазли.

Техниките за редукција развиени во UiMOR имаат потенцијал да имаат непосредни влијанија врз заедницата за дизајнирање чипови VLSI, бидејќи тие можат да го намалат времето за проверка на дизајнот на VLSI чиповите, особено за аналогни, мешани сигнали и RF кола, во фазите по распоредот. Краткото време на симулација може директно да се претвори во подобрена ефикасност и заштеда во буџетот на алатката за симулација и вкупни трошоци за дизајнирање затоа што се потребни помалку лиценци и може да се извршат повеќе симулации за секој проект.

VSCLAB од UCR ги води напорите за истражување на комплексни техники за повторно откривање на комплексни кола и во последните неколку години развивме неколку напредни техники за намалување на кола. UiMOR е развиен за специјално решавање на прашањата за намалување на аналогни сигнали/мешани сигнали/меморија/FPGA и се надеваме дека може да донесе видливи придобивки за заедниците за истражување, развој и дизајн на CAD.

Преземање на софтвер

Софтверскиот пакет, кој вклучува извршна верзија (Linux redhat верзија 2.6.18-53.1.4.e15) на UiMOR v1.0, упатството за употреба и неколку примери, може да ги најдете тука .

Испратете ги сите проблеми, грешки и коментари во врска со UiMOR до Шелдон Тан на [email protected] .

Релевантни публикации

Б1 Шелдон Х.-Д. Тан и Леи Хе, Напредни техники за намалување на нарачката на моделите за модели VLSI, Универзитет Кембриџ, 2007, ISBN-13 978-0-521-86581-4, ISBN-10 0-521-86581.